ご無沙汰致しております。すっかりサイトの更新をさぼっておりまして、2週間以上間があいてしまいました。とりあえず仕事が忙しいと言うことにしておきましょう。
確かにいつまで経ってもらちが明かない仕事をやっているのには違いないのですが、仕事そのものがどうしようもない仕事であるのか、あるいは仕事そのものは普通なのに、仕事量の見積もりを誰かが技術的に誤ってしまったために、このようなことになってしまったかは定かではありませんが、その両方が原因かも知れません。あと2ヶ月ぐらいはこの状態が続きそうです。
今回の仕事はLVS。半導体業界では"Layout vs. Schematic"の略であります。ところが時々これを、"Logic vs. Schematic"と講釈する輩がいたりするものですから、一体何の事だか判らなくなってしまいます。LogicとSchematicは、半導体業界では同じものを意味します。
LSIを作る場合、ロジック回路をどのように並べて、どのように配線するかをまず決めます。ハードウェアを作る上での設計図に相当します。設計の工程の中でこの部分を通常はロジック設計と呼びますが、ロジックをもう少し限定的に放言する場合はネットリストやスケマティックと呼びます。また、これらをLSI設計の前工程であることから、フロントエンド・デザインを言うこともあります。
フロントエンド・デザインには、実際のハードウェアに関する情報は含まれていませんから、ネットリストを使ってシリコンウェハー上に回路を形成するための、フォトマスクの設計を行わなければなりません。これには、トランジスター等の回路素子をウェハー上に配置・配線したり、電源線の配線やLSIチップに電極を取り付けるためのパッドを配置するなどの物理的な設計を行わなければなりません。設計の後工程であるため、バックエンド・デザインと呼んでいます。
配置・配線、すなわちレイアウトが、正しく論理設計されたネットリストと一致した機能を持っているかを検証するのが、「レイアウトとスケマティックの比較」であるLVSという作業なのです。
思えば10数年前までは、LSIの設計のおいてLVSを行うためのソフトウェアが実用化されていませんでしたから、論理設計とレイアウトの検証を行う事なしに、マスクの製造を行っていました。しかし、ハードウェアの処理能力の拡大やソフトウェア技術の進歩によって、レイアウトにおける設計ミスを未然に防ぐLSIが可能になってきました。
現在のテクノロジーでは、半導体のフォトマスク一式で１億円以上の費用がかかりますから、設計ミスによる作り直しは、直接製品の単価に響いてきます。あらゆるデジタル機器の価格が下がり続けている影には、LVSの技術の進歩が少なからず貢献しているのです。
と、まあ表向きにはLVSはすばらしい技術なのですが、実際に携わっているとこれがなかなかくせ者でありまして、そもそも設計が美しく整然としていればいいのですが、世の中はそう美しいデザインばかりではありません。
余り美しくないデザインがなされたLSIの場合は、LVSも必然的に泥臭いものになってしまいます。正に今扱っているのがその典型的なものと言えましょう。
今担当しているLSIが世の中に出れば、それなりにインパクトがあり注目されるはずの製品に搭載されるのですが、「こんな設計でちゃんと動作するんかいな？」と思いながら、「自分は絶対にこの製品は買うまい！」と心に誓うのでありました。